⑩日本国特許庁(JP)

10 許出顧公開

⑫ 公 開 特 許 公 報 (A)

昭60-164362

@Int.Cl.4

識別記号

庁内整理番号

❷公開 昭和60年(1985)8月27日

H 01 L 29/78 27/12 29/62 8422-5F 8122-5F

客査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

半導体装置の製造方法

❷特 順 昭59-19754

9出 顧 昭59(1984)2月6日

⑦発明者 大 (
⑦発明者 林

姓 久 雄

東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内

の出願人 ソニー株式会社

東京都品川区北品川6丁目7番35号

四代 理 人 弁理士 小 池 晃 外1名

細膏

1. 発明の名称

半導体装備の製造方法

2. 特許請求の範囲

絶縁性器板上に多節品シリコン層を形成する工程と、この多結品シリコン層表面に無酸化膜を形成する工程と、この無酸化膜上にCVD法により酸化膜を形成する工程と、CVD法による上記酸化膜上にゲート電極を形成したのちこのゲート電極をマスクとしてソース領域およびドレイン領域を形成する工程とを有することを特徴とする半導体装置の製造方法。

- 3 発明の詳細な説明
- [産業上の利用分野]

本発明は、半導体装備の製造方法に関し、特に たとえば薄膜トランジスタのゲート用酸化膜の特 性の向上を図った半導体装備の製造方法に関する。

[背景技術とその問題点]

半導体装置のたとえば薄膜トランジスタ(TF T)は、絶縁性基板上に酸化膜を介して被着形成

した多総晶シリコン層上にゲート用酸化膜が形成され、この酸化膜上に形成されたゲート電極をマスクとしてソース領域、ドレイン領域が形成された構成となっている。第1回には石英ガラス等の鉛級性基板1上に形成された薄膜トランジスクの平面図が示されており、ゲート電極2下即のチャンネル活性領域の両側部にソース3とドレイン4が形成されている。

 エッヂ部に形成されたゲート用酸化膜 7 A は膜厚が薄くなっている。このため、このゲート用酸化 膜 7 A 部分から大きなリーク電流が流れたり、この部分において電気的破壊が発生するという不具 合が生じる。

また、熱酸化法により形成したゲート用酸化膜 了の表面は均一とはならず、凹凸状態となるため、 腹厚の薄い部分に集中した電界により酸化膜でが 破壊することがある。このため、熱酸化法により 形成する上記酸化膜では腹厚を厚くする必要がある。

さらに、無酸化法においては、ゲート用酸化腹 7 および 8 結晶 シリコン層 6 の膜厚の削御が難しいという問題点がある。 これは、 9 結晶 シリコン層 6 の表面に上記酸化度 7 を形成する場合に、 9 結晶 シリコン層 6 の内部にも酸化が進行すること 日 敬化跛 7 を形成するには、 9 結晶シリコン層 6 上に形成される腹厚 D1 の酸化 度 4 シリコン層 6 上に形成される腹厚 D2 の酸化 度

を考える必要がある。このため、多結品シリコン層 6 の実質的な膜厚として 8 を得ようとすると、上記職化膜 5 上に関厚 T (T = 8 + D にとする) の多結晶シリコン層 6 を形成し、この多結晶シリコン層 6 を形成し、こののゲート用酸化膜 7 を形成する必要がある。しかし、上記が一ト用酸化膜 5 上に形成される多結晶シリコン層 6 の形成膜 膜差をたとえば 1 0 多としえば 1 0 多とこれで 1 0 の内部に 2 のりまするが、多結晶シリコン層 6 の内部に 2 の腹厚に 2 のりまする。このたり、悪い条件においては、実質的な多結晶シリコン層 6 の腹厚 8 が、

 $T \times 0.9 - D_1 \times 1.1 = 8_1$ $T \times 1.1 - D_1 \times 0.9 = 8_2$

より、 8 L ~ S m の膜厚の範囲にばらつくことに なり、精度のある膜厚 S の多結晶シリコン層 6 を

得ることが困難となる。これは、得ようとする突 質的な多結晶シリコン層 6 の襲厚 8 が得く、上記 酸化膜 5 上に形成する多結晶シリコン層 6 の膜厚 T、およびゲート酸化膜 7 の腹厚 D が厚ければ厚 い程、この実質的な多結晶シリコン層 6 の関厚 8 の側御が難しくなる。

また、上記酸化膜 5 上に始めに形成された多結品シリコン層 6 の膜厚 T が薄い場合には、この多結晶シリコン層 6 の表面に形成するゲート用酸化膜 7 を所定の膜厚 D に形成する膜厚制調が困難となる。

そこで、特別的 5 8 - 1 1 5 8 6 2 号公報に記載されているように、上記ゲート用酸化膜を C V D 法により形成し、その後酸素雰囲気中で熱処理するという方法が考えられる。しかし、この方法では、上記多結晶シリコン層上に C V D 法によりゲート用酸化膜を形成するため、多結晶シリコン層とゲート用酸化膜との界面すなわち多結晶シリコン層表面に不飽和結合(ダングリングボンド) か残り、トラップとなる界面単位が多く形成され

るという問題点が生じる。との界面地位の影響に よって、薄膜トランジスクのしきい値電圧Vτιιが 大きくなってしまい、トランジスタの特性が悪化 する。

このように、従来の半導体装置の製造方法においては、ゲート用酸化膜からのリーク電低が多かったり、多結晶シリコン層とゲート用酸化膜の膜厚制御が難しかったり、界面準位が多く形成されてしまうという問題点があった。

(発明の目的)

そこで、本発明はこのような実情に触み提案されたものであり、ゲート用酸化膜からのリーク電流がなく、絶縁性基板上に酸化膜を介して形成される多結晶シリコン層、およびゲート用酸化膜の膜厚の調御が容易であり、多結晶シリコン層とゲート用酸化膜との界面に界面単位が形成されない 半導体装置の製造方法を提供することを目的とする。

(発明の概要)

この目的を選成するために、本発明の半導体装

置の製造方法は、絶象性基板上に多結晶シリコン 層を形成する工程と、この多結晶シリコン層表面 に無酸化膜を形成する工程と、この熟酸化膜上に CVD法により酸化膜を形成する工程と、CVD 法による上記酸化膜上にゲート電極を形成したの ちこのゲート電極をマスクとしてソース領域およ びドレイン領域を形成する工程とを有することを 特象とする。

[実施例].

以下、本発明の一実施例を図面に基づき説明す 2

第4図A乃至第4図Jは、本発明に係る半導体 装備の製造方法によって薄膜トランジスタを作製 する工程を順に示す断面図である。

以下、工程を順に説明すると、まず、解4図Aに示すように、石英ガラス等からなる絶縁性基板10上にSiOsの酸化膜11をCVD(chemical vapor deposition;化学気相成長)法等によりたとえば5000Åの厚さに形成する。

つきに、第4図Bに示すように、上記數化膜1

多結晶シリコン層15をゲート電極16とする。

つぎに、その上に、第4図 G に示すようにたとえばリン珪酸ガラス(PSG)等のシリケートガラス腹17をCV D 法等によりたとえば3000 A の厚さに形成する。

つぎに、熱処理することでシリケートガラス膜 17中のリンを多結晶シリコン層 12内に拡散し、 第4図Hに示すように、ゲート電極 16を選択拡 散のマスクとしたたとえばN型のソース領域 18 およびドレイン領域 19を形成する。

つぎに、第4図Iに示すように、ソース領域18およびドレイン領域19上のシリケートガラス 膜17に電極形成用の開孔(コンタクトホール) 20を設ける。

つきに、上記隣孔 2 0 中および周囲にアルミニウム等をたとえば 1 μm の厚さに蒸着し、その後エッチングすることにより、第 4 図 J に示すようにソース電極 2 1 およびドレイン電極 2 2 を形成する。

以上説明したように、本発明によれば、上記多

1上に多結晶シリコン脱1 2をたとえば 5 0 0 A の厚さにCVD法等で形成する。

つぎに、熱処理することで、第4図Cに示すように、上記多結晶シリコン層 1 2 表面にたとえば 2 0 0 Åの厚さの SiO の熱酸化膜 1 3を形成する。

つぎに、C V D 法により、第 4 図 D に示すように、上記熱酸化膜 1 3 上にたとえば 8 0 0 Λ の厚さの SiO_2 の酸化膜 1 4 を形成する。

これにより、上配熱酸化膜13とこの酸化膜14とを合わせて、たとえば1000Åのゲート用の酸化膜30か上配多結晶シリコン房12上に形成される。

つぎに、第4図Bに示すように、不純物としてたとえばP(リン)を添加した不純物級加多組品シリコンB15をCVD法等により上記酸化腺14上にたとえば3000Aの厚さに形成する。

つぎに、不削物 読加多結晶シリコン層 1 5、酸 化膜 1 4、および熱酸化膜 1 3 を第 4 図 P に示す ようにエッチングすることで、エッチング後の数

結晶シリコン層 1 2 表面にまず熱酸化膜 1 3 を形成している。このとき、多結晶シリコン層 1 2 は上記酸化膜 1 1 上に比較的商く形成され、またこの多結晶シリコン層 1 2 表面には薄い熱酸化膜 1 3 を形成している。したがって、形成膜厚調差を考えたとしても、契質的な多結晶シリコン層 1 2 の関厚の制御は容易に行なえる。

また、上記無酸化膜13上にさらに C V D 法により比較的厚い酸化膜14を形成することでゲート用酸化膜30としているため、酸化膜14の膜厚を制倒することで、ゲート用酸化膜30の膜厚の制御を容易に行なっことができる。

また、CVD法による酸化膜はリーク電流が少ないという利点があるため、上記ゲート用酸化膜30はリーク電流の発生を防止できる。

また、あらかじめ多結晶シリコン酸12表面に 上記融酸化腹13を形成していることで、多結晶シリコン届12とゲート用酸化膜30との界面に トラップとなる界面単位が形成されず、上記薄膜 トランジスタのしきい値電圧 V_{TB} が高まるような

特爾昭60-164362 (4)

ととがない。とれは、多結晶シリコン暦12表面の界面 位となる未結合手すなわち不飽和結合が、 熱酸化により酸素に排らえられてしまうことによ るものである。

なお、上述の実施例ではN型の存譲トランジス タの例を示したが、P型の荐譲トランジスタに本 発明を適用してもよい。

(発明の効果]

 よって作製される存展トランジスタの特性が向上 される。

4. 図面の簡単な説明

第1図は檸膜トランジスタの平面図、第3図はゲート用酸化膜を熟酸化膜のみにより形成する従来の製造方法によって作製した檸麒トランジスタについての第1図の1~1 熱断面図、第3図は多結晶シリコン層疾面に熟処理によって熟酸化膜が形成される様子を説明する断面図、第4図A乃至第4図Jは本発明の一実施例の半導体装備の製造方法によって零度トランジスタを作製する工程を順に示す断面図である。

- 10 絶象性基板
- 11 酸化膜
- 1.2……… 多結晶シリコン層
- . 13 ------- 熱酸化膜
 - 1 4 酸化膜
- 15...... 不純物添加多結品シリコン厚
 - 16…… ゲート電極
- 17……・シリケートガラス族 …

18.....ソース領域

19...... ドレイン 領域

20 開 孔

21......ソース電框


2 2 ドレイン電框


30…… ゲート角酸化膜


· ·

代和人 华丽十 小 九 晃

同 田 村 東 一







-297-

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-164362

(43)Date of publication of application: 27.08.1985

(51)Int.CI.

H01L 29/78

H01L 27/12 H01L 29/62

(21)Application number: 59-019754

(71)Applicant : SONY CORP

(22)Date of filing:

06.02.1984


(72)Inventor: OOSHIMA TAKEFUMI

HAYASHI HISAO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To improve the controllability of thickness of polycrystalline silicon layer and gate oxide film while eliminating any leak current from the gate oxide film by a m thod wherein after forming a gate electrode on an oxide film by CVD process, a source region and a drain region are formed utilizing the gate electrode as a mask. CONSTITUTION: An oxide film 14 is formed on a thermal oxide film 13 by CVD process. A gate oxide film 30 is formed on a polycrystalline silicon layer 12 by laminating the thermal oxide film 13 and another oxide film thus formed. Firstly an impurity added polycrystalline silicon layer 15 is formed on the oxide film 14 by CVD process. S condly the silicon layer 15, the oxide film 14 and the thermal oxide film 13 are etched to form the layer 15 after etching process into a gate electrode 16. Thirdly a silicon glass film 17 is formed by CVD process etc. Finally phosphorus contained in the silicate glass film 17 may be diffused in said polycrystalline layer 12 to form a source region 18 and a drain region 19 utilizing the gate lectrode 16 as a mask for selective diffusion.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's d cision of rejection]

[Date of requesting appeal against examiner's decision of r jection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Offic